嵌入式
0
1
2
3
4
5
1月前来过
FPGA工程师
北京全职 · 1000/日 · 21750/月信用正常
工作时间: 工作日18:00-10:30、周末9:00-16:00工作地点:
远程
服务企业:
0家累计提交:
0工时
联系方式:
********
********
********
****************
查看联系方式
个人介绍
xilinx平台FPGA开发
软件支持:
vivado
sysgen
hls
modelsim
数字信号字信号处理相关设计:数字上下变频，低通滤波，匹配滤波，信号频偏，时移等。
常用接口设计:串口，aurora，srio，ddr等
其它领域的，如果能提供算法，MATLAB，或者c也可以实现。
软件支持:
vivado
sysgen
hls
modelsim
数字信号字信号处理相关设计:数字上下变频，低通滤波，匹配滤波，信号频偏，时移等。
常用接口设计:串口，aurora，srio，ddr等
其它领域的，如果能提供算法，MATLAB，或者c也可以实现。
工作经历
2021-07-01 -至今某所FPGA工程师
主要从事 赛灵思FPGA数字信号处理 数字信号处理相关设计:数字上下变频，低通滤波，匹配滤波，信号频偏，时移等。 常用接口设计:串口，aurora，srio，ddr等。
教育经历
2018-08-01 - 2021-06-01中国石油大学（北京）地球探测与信息技术硕士
研究生时期，主要用FPGA做测试数据存储，简单接口。
技能
作品
1 使用xilinx系列FPGA 用sysgen 生成多路并行dds 可产生高频的正余弦信号 用来混频 2 用sysgen 生成多路并行fir 多相数据并行滤波， 可高速率并行滤波 3 使用dds计算匹配滤波系数 主要是FPGA数字信号处理方向 可做信号上下变频，多相低通滤波，频偏，时移，匹配滤波等， 常用接口也可实现 串口 aurora srio ddr等 其它领域如果能提供算法，matlab，c，也可工程实现。
02024-07-13 11:43
1 使用xilinx系列FPGA 用sysgen 生成多路并行dds 可产生高频的正余弦信号 用来混频 2 用sysgen 生成多路并行fir 多相滤波 3 使用dds计算匹配滤波系数 主要是FPGA数字信号处理方向 可做信号上下变频，多相低通滤波，频偏，时移，匹配滤波等， 常用接口也可实现 串口 aurora srio ddr等 其它领域如果能提供算法，matlab，c，也可工程实现。
02024-07-13 11:43
1 使用xilinx系列FPGA 用sysgen 生成多路并行dds 可产生高频的正余弦信号 用来混频 2 用sysgen 生成多路并行fir 多相滤波 3 使用dds计算匹配滤波系数 主要是FPGA数字信号处理方向 可做信号上下变频，多相低通滤波，频偏，时移，匹配滤波等， 常用接口也可实现 串口 aurora srio ddr等 其它领域如果能提供算法，matlab，c，也可工程实现。
02024-07-13 11:44
