一种优化时分复用技术的多阶段FPGA布线器

我要开发同款
leecodenow2023年02月19日
178阅读
开发技术c++

作品详情

基于芯片的布线阶段,优化布线过程中的各种性能。
在时分复用的技术之上,将芯片的布线过程分为多个阶段,第一次布线,将线路连通,然后根据负载性、时延性等,将部分不符合性能条件的布线段拆解,并进行重新布线,多次进行迭代,拆解-重新布线,直至每个布线段均达到性能要求,布线完成。
布线过程中,采用了斯坦纳树的算法、贪心算法以及迭代思想等,其中各个性能参数可进行设置,用户可根据需要进行相应性参数的调整,从而使输出的布线方案达到不同的性能要求。
声明:本文仅代表作者观点,不代表本站立场。如果侵犯到您的合法权益,请联系我们删除侵权资源!如果遇到资源链接失效,请您通过评论或工单的方式通知管理员。未经允许,不得转载,本站所有资源文章禁止商业使用运营!
下载安装【程序员客栈】APP
实时对接需求、及时收发消息、丰富的开放项目需求、随时随地查看项目状态

评论