CPU简易运算器的设计与实现

我要开发同款
LATIS2023年02月25日
116阅读
所属分类IT

作品详情

1、这是一个底层硬件编程练习项目,本人负责virilog主要代码编写,顶层模块、运算单元及模块整合。
2、期间遇到编译器反复报错的问题,且确认代码逻辑没有错误,最终联系专业FPGA开发人员解决。
声明:本文仅代表作者观点,不代表本站立场。如果侵犯到您的合法权益,请联系我们删除侵权资源!如果遇到资源链接失效,请您通过评论或工单的方式通知管理员。未经允许,不得转载,本站所有资源文章禁止商业使用运营!
下载安装【程序员客栈】APP
实时对接需求、及时收发消息、丰富的开放项目需求、随时随地查看项目状态

评论