DarkRISCV 开源 RISC-V 的 Verilog 实现_开源项目-程序员客栈

一夜之间从头开始实现开源RISC-V。DarkRISCV softcore一开始是作为开源RISC-V指令集的概念证明而开发。虽然与其他RISC-V实现相比，DarkRISCV代码小而粗糙，但其有很多令人印象深刻的功能，包括有：

实现大部分RISC-VRV32E指令集实现大部分RISC-VRV32I指令集（缺少csr*、e*和fence*）在超大规模ku040中工作频率高达250MHz（400MHz带超频！）便宜的spartan-6高达100MHz，适合小型spartan-3E，例如XC3S100E！大多数时间（通常是71%的时间）可以维持每条指令1个时钟灵活的harvard架构（易于集成缓存控制器、总线桥等）在真正的xilinx（spartan-3、spartan-6、spartan-7、artix-7、kintex-7和kintexultrascale）中运行良好在一些真正的altera和latticeFPGA上运行良好适用于RISC-V的gcc9.0.0（无需补丁！）使用850-1500LUT（核心仅使用LUT6技术，取决于启用的功能和优化）可选的RV32E支持（与LUT4FPGA配合使用效果更好）可选的16x16位MAC指令（用于数字信号处理）可选的 coarse-grainedmulti-threading(MT)pipelinestages 之间没有互锁BSD许可证DarkRISCV 的主要动机是为围绕680x0/Coldfire系列的一些项目创建迁移路径。

DarkRISCV 开源 RISC-V 的 Verilog 实现开源项目

作品详情

重点城市程序员兼职推荐

重点岗位程序员兼职推荐